quartus 如何生成网表

1. 启动Quartus Prime：

打开Quartus Prime软件。

2. 创建新项目：

点击“File”菜单，选择“New Project Wizard”。

按照向导提示，选择项目目录，输入项目名称，然后点击“Finish”。

3. 添加源文件：

在项目浏览器中，右键点击“Source Files”，选择“Add Source Files”。

选择你的源文件（VHDL、Verilog等），然后点击“Add”。

4. 设置目标器件：

在项目浏览器中，右键点击“Device”，选择“Change Device”。

选择你的FPGA器件，然后点击“OK”。

5. 开始综合过程：

在工具栏中，点击“Start Compilation”按钮，或者使用快捷键Ctrl+Alt+N。

在弹出的编译选项中，确保“Start Compilation”被勾选。

6. 查看编译报告：

在项目浏览器中，找到你的源文件。

右键点击源文件，选择“Netlist”。

你可以选择不同的网表格式，如“EDIF”或“VHDL Netlist”。

8. 保存网表：

选择一个位置保存网表文件。

点击“Save”。